深圳市宇集芯电子有限公司

特性:

•为1.8V系统优化
-快速的3.8纳秒引脚到引脚逻辑延迟
低至12度的静态电流
•业界的0.18微米CMOS CPLD
有效逻辑综合的优化结构
多电压I/O操作：通过3.3v 1.5v
•可在多个包选项
32土地QFN 21用户I/O
44引脚VQFP 33用户I/O
56球CP BGA与33用户I / OS
无铅可用于所有包
先进的系统特性
快的系统编程
·1.8v ISP使用IEEE 1532（JTAG）接口
- IEEE1149.1 JTAG边界扫描测试
-可选Schmitt触发输入（每个引脚）
-两个独立的I / O银行
- 100%代realdigital CMOS产品术语
-灵活的时钟模式
可选dualedge触发寄存器
信号选择与宏单元控制
·多个相位选择的时钟
宏
多个全局输出使
设置/重置
有效的控制时钟，输出使
设置/重置每个宏单元和共享跨越
功能块
-设计安全
-开漏输出选项为有线或LED
开车
可选配置理由未使用的I / OS
可选的总线，三态，或弱上拉
选定输入输出引脚
混合I/O电压兼容1.5V，1.8v，
2.5V，3.3V逻辑电平
解放军建筑
引脚保留
100%产品在功能·术语路由
块
-热插拔
指的是CoolRunner - II家族™结构数据表
描述。
描述：

CoolRunner™II 32宏单元装置设计
高性能和低功耗应用。这
为高端通讯设备节省电力
和高速电池供电设备。由于低
电源待机和动态操作，整体系统的可靠性
提高。
该设备由两个相互连接的功能块组成
通过低功耗互连矩阵（AIM）。这个
目标饲料40真实和补充输入到每个功能
块。功能块包括一个40 56磷长期
中国人民解放军和16个宏单元包含众多的配置
允许组合或注册模式的位
操作。
此外，这些寄存器可以全局复位或预置
并配置为D或T触发器或D锁存器。那里
也有多个时钟信号，和本地产品
术语类型，配置在每个宏单元的基础上。输出引脚
配置包括摆率限制，总线保持，上拉，
开漏和可编程的理由。Schmitt trigger
输入可在每个输入引脚的基础。除了储存
宏单元输出状态，宏单元寄存器可以
配置为“直接输入”寄存器直接存储信号
从输入引脚。
时钟可在全局或函数块的基础上。
三时钟可用于所有功能块作为
同步时钟源。宏单元寄存器可以单独
配置到电源到零或一个状态。一
全局设置/复位控制线也可异步
在操作期间设置或重置选定寄存器。
附加本地时钟，同步时钟使能，异步
设置/复位，和输出使能信号可以形成
使用每个宏单元或每个函数的产品术语
块的基础上。
CoolRunner II 32宏单元CPLD I/O兼容
与标准的LVTTL和lvcmos18，lvcmos25，和
lvcmos33（见表1）。这个装置还1.5v I/O兼容
随着施密特触发器输入的使用。
另一个功能，简化电压转换是I / O银行。
两个I / O银行可在32a CoolRunner II
宏单元器件，允许容易连接到3.3V，2.5V，
1.8V和1.5V的装置。